近期，台積電發布了其在1nm制程芯片領域的産品規劃，計劃在2030年前完成1nm級A10工藝的開發。這一計劃是在ASML交付給英特爾業界首台High-NA EUV光刻機後的消息，該光刻機具有高數值孔徑（High-NA）和每小時生産超過200片晶圓的能力，提供0.55數值孔徑，相較于之前的EUV系統，精度有所提高，能夠實現更高分辨率的圖案化，以制造更小的晶體管特征。

據報道，英特爾計劃在Intel 18A制程節點引入High-NA EUV光刻技術，預計在2026年至2027年之間啓用新設備。而台積電和三星也表示會采購High-NA EUV光刻機，但並未明確時間表。消息稱，台積電可能會等到1nm制程節點才采用High-NA EUV光刻機，可能是出于成本考慮。台積電之前公布的路線圖顯示，1.4nm級A14工藝預計在2027年至2028年之間推出，而1nm級A10工藝的開發預計將在2030年前完成。

High-NA EUV光刻機的引入被ASML首席財務官Roger Dassen視爲在邏輯和存儲芯片方面最具成本效益的解決方案。然而，與英特爾急于在量産芯片中使用High-NA EUV光刻機不同，台積電或許考慮到目前存在的EUV光刻機已經可以通過雙重成像技術實現相同的效果，因此可能會根據市場因素和技術表現等因素調整引入High-NA EUV光刻技術的時間點。

此外，台積電還在最近的IEEE國際電子元件會議（IEDM）上發布了其1nm制程芯片的産品規劃。根據規劃，台積電將並行推動3D封裝和單芯片封裝的技術路徑，預計在2025年完成N2和N2P節點，使得采用3D封裝的芯片晶體管數量超過5000億個。隨後，台積電計劃在2027年達到A14節點，並在2030年完成A10節點，屆時采用台積電3D封裝技術的芯片晶體管數量將超過1萬億個。

盡管台積電在制程技術方面取得了顯著進展，但其近期的財務表現引起了外界的關注。受智能手機和高速計算需求減弱的影響，台積電今年二、三季度的淨利潤分別同比下降了23%和25%。此外，有報道稱台積電3nm制程芯片的良品率實際上較其宣布的90%要低，引發了業界對其最新制程芯片質量的質疑。

與此同時，競爭對手三星等公司也在追趕台積電的先進制程領域。三星計劃在2025年推出2納米制程的SF2工藝，在2027年推出1.4納米制程的SF1.4工藝。這表明，盡管台積電在半導體代工領域依然領先，但在技術發展的競爭中，其他公司也在不斷努力迎頭趕上。因此，台積電的未來發展仍需面對來自市場和競爭對手的多重挑戰。

*免責聲明：以上內容整理自網絡，僅供交流學習之用。如有內容、版權問題，請留言與我們聯系進行刪除。